»Ganz und gar nicht«, erklärte Dr. Kurt Huang, Director Marketing von Global Unichip, auf einer Diskussionsrunde zum Thema »Low-Cost-FPGAs oder Custom Silicon?« im Rahmen des Globalpress Electronics Summit 2009. »Wir haben unseren Umsatz von 2006 in Höhe von 103 Millionen Dollar auf 215 Millionen Dollar 2007 und 294,7 Millionen Dollar im vergangenen Jahr gesteigert. Da kann man nicht vom ’toten ASIC-Markt’reden.«

Allerdings ist Global Unichip kein traditioneller Hersteller von Cell-Based-ICs, sondern sieht sich als ein fabless ASIC-Hersteller. Fertigen lässt das Unternehmen bei TSMC. Weil TSMC an Global Unichip beteiligt ist, kann man
Global Unichip auch als den ASIC-Arm von TSMC sehen. »Unser Geschäftsmodell sieht ganzähnlich wie das einer Foundry aus, unsere Kunden profitieren
auch ganz ähnlich wie bisher die fabless IC-Hersteller: geringere Kosten, geringeres Risiko«, sagt Dr. Kurt Huang.

Global Unichip ist nicht das einzige Unternehemn, das das Modell des fabless ASIC-Herstellers verfolgt. Firmen wie Faraday (die in einem ähnlichen Verhältnis zu UMC steht wie Global Unichip zu TSMC), eASIC, eSilicon und Open Silicon zählen ebenfalls dazu.

Das Geschäftsmodell der fabless ASIC-Hersteller ist relativ neu. Wie immer mit solch neuen Modellen, können die etablierten Hersteller den Sinn nicht so recht erkennen: Die IDMs halten es ASICs sind nicht tot . . . . . . wenn man’s richtig macht schlicht nicht für praktikabel, und die PLD-Hersteller sehen nicht, wie die fabless ASIC-Hersteller die grundsätzlichen ASICProbleme lösen können. Ein wesentliches Problem sehen sie in den NRE-Kosten, die in bedenkliche Höhen stiegen, wenn die ASICs mit Hilfe der neuesten Prozesse gefertigt würden. Einige sehen schon die 100-Millionen-Dollar- Schwelle erreicht.

Die Frage ist natürlich, was man bei solchen Vergleichen zu den NRE-Kosten zählt und mit welchen Kosten man sie auf der FPGA-Seite vergleicht. Dr. Kurt
Huang, Director Marketing von Global Unichip, macht da eine eigene Rechnung auf: »Wir haben ein 15-Millionen-Gatter-Design auf der 65-nm-Ebene durchgeführt und dem Kunden dafür NRE-Kosten von unter 10 Millionen Dollar berechnet.«

Das zweite Argument, das die PLD-Hersteller gerne ins Feld führen: Weil die NRE-Kosten so hoch liegen, gibt es kaum noch ASICEntwicklungen unter 90 nm. Das lässt Huang ebenfalls nicht gelten. Derzeit arbeite sein Unternehmen schon an zwei 40-nm- Designs, der Anteil der 65-nm- Designs liege bei 45 Prozent. Auch wenn Global Unichip den dominierende Anteil des Umsatzes noch mit 130-nm-ASICs generiere, in einem Jahr von heute ab würden die 90- und 65-nm-Chips dominieren.

Und schließlich – wieder gegen die PLD-Hersteller gewandt, die behaupten, nun auch in der Leistungsaufnahme mit den ASICs gleichziehen zu können – bemerkt Dr. Huang lapidar: »Es gibt nichts, was so wenig Leistung aufnimmt wie ein ASIC.« Darüber hinaus dürfe man auch nicht vergessen, dass 80 Prozent der Leistungsaufnahme eines Gerätes von der Systemarchitektur bestimmt sei und nicht vom einzelnen Chip. (ha)