| |
|
| |
技術發展 |
|
| |
- 高複雜度、高整合度及低風險的 SOC 設計流程
- 高效能、低功耗、輕薄短小
以市場應用為導向的規劃與設計，效能 – 功耗 – 成本之最佳化
- 完整的多媒體影音矽智財產品線
H.264, MPEG4, MPEG2, JPEG 硬體加速引擎，不佔 CPU 運算資源
MP3, AAC, WMA, AMR 韌體設計最佳化，節省記憶體用量與降低 CPU 運算負載
多媒體設計平台 (Multimedia Platform) ，可協助客戶縮短設計時程，快速量產
- 完整的 USB 矽智財產品線
Device Controller, Host Controller, USB OTG
可重配置 (Re-configurability) 與可程式化 (Programmability) ，可快速完成客製化
- 電源管理矽智財產品線
LDO VR, Cap-free VR, DC-DC Bulk VR, DC-DC Boost VR
可節省可攜式電子產品的功耗達 30% 以上，延長電池壽命
|
|
| |
歷年研發成果 |
|
| |
| |
計畫名稱 |
完成時間 |
研發方式 |
|
------------------------------------------------------------------------------------------------------------------------- |
| |
JPEG Codec Silicon Proven |
89 年 02 月 |
自行研發 |
| |
嵌入式記憶體內建測試電路產生器 |
89 年 06 月 |
自行研發 |
| |
矽智財的時序及功率特性分析自動化系統 |
89 年 12 月 |
自行研發 |
| |
0.15μm Memory Compiler |
89 年 12 月 |
與台積合作研發 |
| |
16 位元高性能數位信號處理器核心 |
90 年 06 月 |
自行研發 |
| |
獲經濟部『第八屆中小企業創新研究獎』 JPEG Codec 影像壓縮 / 解壓縮矽智財 |
90 年 10 月 |
自行研發 |
| |
可重複使用性與可重配置的 USB2.0 控制單元 |
91 年 02 月 |
自行研發 |
| |
系統單晶片整合、驗證與測試平台的開發 |
91 年 09 月 |
自行研發 |
| |
矽智財匯集服務建置 |
92 年 08 月 |
自行研發 |
| |
單晶片系統 (SoC) 測試與可測性設計技術研發 |
93 年 03 月 |
與清大合作研發 |
| |
24 位元高性能數位信號處理器核心 |
94 年 03 月 |
自行研發 |
| |
0.13/0.18 微米矽智財多項目晶圓驗證 |
95 年 05 月 |
自行研發 |
| |
獲得 High Speed USB2.0 OTG USB-IF 認證高速資料傳輸「點對點技術」 |
95 年 05 月 |
自行研發 |
|
|
| |
|
|
| |
未來研發計畫 |
|
| |
- 矽智財及平台項目
H.264 壓縮引擎矽智財
High-Speed Interface Solution
高階製程之電源管理電路矽智財
通訊及網路應用平台
- 設計流程項目
65nm/45nm 製程的設計服務能力
Multi-Power Solution
Dynamic IR Total Solution
信號完整性預防、分析及修正的設計流程
高良率的晶片可製造性設計流程
At-Speed Test Flow, Pattern Reduction Flow
|
|
|
